概要：EUVを使用しない7nmテクノロジー・ノードを実現するために、レイアウト設計ルールは非常に積極的に拡張されてきた。その結果、大量生産（HVM）で許容可能な性能と歩留まりを達成することは、非常に困難な課題となっています。系統的な歩留まりとパラメトリックなばらつきは非常に大きくなっています。さらに、オーバーレイ公差要件とプロセスウィンドウの減少により、FEOLとBEOLの両方におけるソフトショート/リークとソフトオープンによる信頼性リスクも危機的なレベルにまで高まっている。7nm と 5nm の第 2 波での EUV 導入は、欠陥率の増加と局所エッジ粗さの大幅な増加のため、大きな役には立たない。歩留まりと信頼性のリスクを特定するためには、新しい特性評価技術が必要である。デザインルールの変遷を概観し、歩留まりと信頼性のリスクを分類した後、Design-For-Inspection™（DFI™）の事例と、FEOLとBEOLの7nm以下の両技術について「検出不可能な」欠陥を検出し、ばらつきを特徴付ける新しいVarScan手法を紹介する。
キーワードキャラクタリゼーション、FEOL、BEOL、EUV、7nm、HVM、製造、DFI